### (1) Japanese Patent Application Laid-Open No. H5-028045 (1993)

The following is English translation of an extract from the above-identified documents relevant to the present application.

A cache memory 11, a directory 12 and a comparator 14 comprise a set. Further, a cache memory 15, a directory 16 and a comparator 17 comprise another set. In the same way, an arbitrary number of sets can be added on.

Hits from comparators 14 and 17 of each set are checked for coincidence with the pointer data from pointer register 20 in AND circuits 21 and 22, and each of the results is compiled in OR circuit, used as a hit output, and at the same time used as a tip selecting signal for each of corresponding cache memories 11 and 15.

A pointer register 20 has corresponding bits to sets per cache, and every time a cache memory is written, the bits are set to be "1" and indicate the latest set that is accessed.

Therefore, even if comparators 14 and 17 of plural sets output hits at the same time, only those that are allowed by the AND circuits 21 and 22 are validated.

### (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

### 特開平5-28045

(43)公開日 平成 5年(1993) 2月 5日

(51)Int.CL.5

庁内整理番号 識別記号

FΙ

技術表示箇所

G06F 12/08

3 1 0 Z 7232-5B

審査請求 未請求 請求項の数1(全19頁)

(21)出願番号

特願平3-180036

(22)出願日

平成3年(1991)7月20日

(71)出顧人 000136136

株式会社ピーエフユー

石川県河北郡宇ノ気町字字野気ヌ98番地の

2

(72)発明者 宮崎 正亨

石川県河北郡宇ノ気町字宇野気ヌ98番地の

2 株式会社ピーエフユー内

(74)代理人 弁理士 長谷川 文廣 (外2名)


### (54)【発明の名称】 キャッシュメモリシステム

#### (57)【要約】

【目的】 キャッシュメモリシステムにおいて、容量の 増加を容易にし、かつ既存のハードウェアの変更を最少 限にするシステム構成を提供することを目的としてい る。

【構成】 キャッシュメモリ (バッファメモリ) とディ レクトリおよび比較器とを1組とする単位で任意数の組 並列に動作させるもので、増設あるいは削減を可能にす る。またキャッシュ単位の複数組からヒット出力が競合 して得られた場合の対応として、最新の書き込みを行っ たキャッシュ単位からのヒットを有効とする制御を行 う。

### 本奏明の原理説朝園



1

#### 【特許請求の範囲】

【請求項1】 ロウアドレス、カラムアドレスおよびブ ロック内変位からなるメモリアドレスに基づきアクセス される主メモリのコピーデータを当該メモリアドレスの カラムアドレスおよびブロック内変位により定まるアド レスに保持するパッファメモリと、当該コピーデータの メモリアドレス中のロウアドレスをカラムアドレスに保 持するディレクトリと、アクセス要求されたメモリアド レス中のカラムアドレスによりディレクトリから読み出 されたロウアドレスと前記アクセス要求されたメモリア 10 ドレス中のロウアドレスとを比較して、ヒットおよびミ スヒットを検出する比較器とをそなえたダイレクトマッ ピング方式のキャッシュメモリシステムにおいて、

前記パッファメモリ、ディレクトリおよび比較器からな る組を単位として任意数組設置し、さらに最新に書き込 みを行ったバッファメモリを指示するポインタ情報をも つポインタレジスタを設け、設置されている前記組の数 が複数ある場合に、各組のディレクトリから読み出され るロウアドレスについて複数の比較器からヒットが出力 されたとき、前記ポインタ情報を用いて正当なヒットお 20 メモリアドレスからのロウアドレスと比較させる。 よびミスヒットを決定することを特徴とするキャッシュ メモリシステム。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、計算機において、主メ モリ(共有メモリあるいはシステムメモリを含む)への アクセス時間を短縮するために設けられるキャッシュメ モリシステムに関する。本発明は特にキャッシュメモリ の容量を容易に変更できるシステムを提供する。

[0002]

【従来の技術】キャッシュメモリをそなえたシステムの 例として、図5に従来の複数のプロセッサをもつ計算機 システムの構成を示す。

【0003】図5において、1はCPUなどの高速のブ ロセッサ、2はCPUなどのプロセッサ、3はプロセッ サ1.2により共通に使用される共有メモリ、4はキャ ッシュメモリ、5はキャッシュメモリ4の索引データを もつディレクトリ、6は共通バスである。

【0004】動作において、プロセッサ1が共有メモリ 3 にアクセスを行うと、そのデータのコピーがキャッシ 40 ュメモリ4に保持され、またアドレスがディレクトリ5 に登録される。次にプロセッサ1が同一アドレスのアク セスを行った場合には、ディレクトリ5でアドレス比較 が行われ、一致するアドレスが検出されると、キャッシ ュメモリ4がアクセスされ、リードアクセスの場合に は、読み出されたデータがプロセッサ1へ送られる。デ ィレクトリ5で一致するアドレスが検出されなかった場 合には、共有メモリ3から要求されたアドレスのデータ が読み出されてプロセッサ1へ送られ、同時にキャッシ ュメモリ1にそのコピーデータが保持される。ライトア 50

クセスの場合には、キャッシュメモリ4に き込みを行 い、後で共有メモリ3の対応アドレスの内容を更新する 方法や、直接共有メモリ3に書き込み、キャッシュメモ リ4に対応するアドレスのデータがあればそれを無効化 する方法などがある。

【0005】図6は、典型的な従来の2ウェイセットア ソシャティブ方式のキャッシュメモリの構成を示す。図 中、11はキャッシュメモリ、12はディレクトリ、1 3はアドレスレジスタ、14.17は比較器、18は0 R回路、19は禁止回路である。

【0006】図6において、アドレスレジスタ13には アクセス要求されたメモリアドレスが決定される。メモ リアドレスは、ブロックアドレスを構成するロウアドレ スとカラムアドレス、およびブロック内変位とからな

【0007】ディレクトリ12は、キャッシュメモリ1 1に保持された同一カラムアドレスをもつ2つのデータ のために2つのディレクトリ情報(ロウアドレス)を保 持することができ、それぞれ比較器14、17において

【0008】比較器14,17のいずれかが一致を検出 するとOR回路18を介してヒットが禁止回路19へ送 られる。禁止回路19は、ヒットしたものがどちらのウ ェイであるかにより、キャッシュメモリ11に対応する アドレス情報を送り、アクセスを行わせる。

【0009】図7は、ディレクトリの内容を示す。Vは VALiD/IN VALIDのフラグでエントリが有 効か無効かを表す。ADDRESSはキャッシュメモリ に格納されているデータのアドレスである。

【0010】図8は、従来のダイレクトマッピング方式 のキャッシュメモリの構成を示す。この方式の場合、デ ィレクトリ12にはキャッシュメモリ11に保持されて いるコピーデータのロウアドレスaが登録されている。 比較器14は、ディレクトリ12からのロウアドレスa とアクセス要求メモリアドレスからのロウアドレス&と を比較し、ヒット、ミスヒットを判定し、カラムアドレ スbとブロック内変位cとによってアクセスされるキャ ッシュメモリ11の出力データの有効性を決定する。

【0011】図9は、従来のキャッシュメモリにおける 容量増加方式を示す。なおとの例は、図8のダイレクト マッピング方式によっている。キャッシュメモリ11の 容量を増加させる場合、カラムアドレスを図8のアドレ ス図8のbから図9のbに増加させなければならない。 そのため、ロウアドレスのピット数が減少し、キャッシ ュメモリ11ばかりでなくディレクトリ12のデータ長 も変化し、メモリサイズが大幅に変わる。したがって既 存のハードウェアは使用できなくなり、キャッシュメモ リは全面的な置き換えが必要となる。

[0012]

【発明が解決しようとする課題】本発明は、キャッシュ

3

メモリシステムにおいて、容量の増加を容易にし、かつ 既存のハードウェアの変更を最少限にするシステム構成 を提供することを目的としている。

#### [0013]

【課題を解決するための手段】本発明は、キャッシュメ モリ(バッファメモリ)とディレクトリおよび比較器と を1組とする単位で任意数の組並列に動作させるもの で、増設あるいは削減を可能にする。またキャッシュ単 位の複数組からヒット出力が競合して得られた場合の対 応として、最新の書き込みを行ったキャッシュ単位から 10 を行ったととを情報表示する。 のヒットを有効とするアルゴリズムを適用する。

【0014】図1は本発明の1実施例を用いた原理説明 図であり、図中、11,15はキャッシュメモリ、1 2、16はディレクトリ、13はアドレスレジスタ、1 4. 17は比較器、18はOR回路、20はポインタレ ジスタ、21,22はAND回路である。

【0015】キャッシュメモリ11とディレクトリ12 と比較器14とは1つの組を構成し、(1)を付して識 別される。またキャッシュメモリ15とディレクトリ1 6の比較器17とは他の1つの組を構成する。これらの 20 組は、アドレスレジスタ13に対して並列に接続されて いる。同様にして任意数の組を増設することができる。 [0016] 各組の比較器14, 17からのヒットは、 AN D回路21, 22においてポインタレジスタ20か らのポインタデータと一致をとられ、その各結果がOR 回路18でまとめられてヒット出力として使用されると ともに、対応するキャッシュメモリ11と15の各々に 対するチップセレクト信号として使用される。

【0017】ポインタレジスタ20はキャッシュ単位の 組に対応したビットをもち、キャッシュメモリに書き込 30 みが行われるごとに'1'が立てられ、最新のアクセス が行われた組を指示する。

【0018】したがって複数の組の比較器14,17が 同時にヒットを出力しても、AND回路21,22によ って許可されたもののみが有効化される。

#### [0019]

【作用】本発明によれば、キャッシュメモリとディレク トリと比較器からなる組は、いずれの組においても同一 のハードウェア仕様とすることにより標準化されること ができ、増設によるキャッシュ容量の増大化がきわめて 40 容易となる。また増設に伴い必要とされるハードウェア は、これらの組のものを除けばきわめて少ない。

【0020】またポインタレジスタの情報は、各組の使 用履歴情報としても使用できるので、ミスヒット時にキ ャッシュメモリの内容を置き換える際の候補データを決 定するための情報としても利用できる。

#### [0021]

【実施例】図2は、本発明実施例によるキャッシュメモ リの制御フローであり、(a)は読み出しサイクル時の 動作、(b)は き込みサイクル時の動作を示す。

[0022]図2の(a)の読み出しサイクルでは、デ ィレクトリアクセスの結果ヒットすれば、キャッシュメ モリからデータを読み出し、ミスヒットであれば、ポイ ンタレジスタを参照して、アクセスの旧い組のキャッシ ュ単位 (ブロック) を置き換え対象として選択し、共有 メモリSSからデータを読み出し、そのコピーを先に置 き換え対象として選択した組のキャッシュ単位 (ブロッ ク)に書き込んでポインタレジスタの該当ビットに

'1'を立てる更新を行う。すなわち書き込みアクセス

【0023】図2の(b)の書き込みサイクルでは、デ ィレクトリがヒットした場合、ヒットした組のキャッシ ュ単位(ブロック)に書き込みを行い、ミスヒットした 場合には、共有メモリSSに書き込みを行う。

【0024】図3は、ポインタレジスタの内容のポイン タ構造を示す。図示の例では、8 ピットで構成され、そ の各ピットは8組のキャッシュ単位(UNIT1~UN IT8で表す)の各書き込み履歴を示す(MEM UN IT i Write Enable).

【0025】図4は、図3のポインタ構造を用いたポイ ンタの更新処理例を示す。図4の(a)は、図2の (a) でリード時ミスヒットした場合の例で、UNIT 1からUNIT4までが実装されており、これらに書き 込みが行われることに対応するビットに'1'が立てら れる.

【0026】全てのUNITに書き込みが行われると、 各UNIT1~UNIT4の各ピットは'0'にクリア され、続いて書き込みが行われると前述した動作を繰り 返す。

【0027】図4の(b)は図2の(b)のライト時ヒ ットの場合のポインタ更新例である。との場合も、図4 (a) のときと同様に書き込みが行われたUNITに対 応して該当ビットの更新が行われる。

### [0028]

[発明の効果] 本発明によれは、キャッシュメモリの容 量増加を、メモリ素子以外のハードウェアをあまり増加 させることなく、また同一ハードウェア仕様で実現する ことができ、システムの性能を柔軟に調整することがで

### 【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明実施例によるキャッシュメモリの制御フ ロー図である。

【図3】本発明実施例によるポインタ構造の説明図であ

【図4】本発明実施例によるポインタ更新処理例の説明 図である。

【図5】従来の複数のブロセッサをもつ計算機システム の構成図である。

【図6】従来の2ウェイセットアソシャティブ方式のキ 50

5

ャッシュメモリの構成図である。

【図7】ディレクトリ内容の説明図である。

[図8] 従来のダイレクトマッピング方式のキャッシュメモリの構成図である。

【図9】従来のキャッシュメモリにおける容量増加方式の説明図である。

【符号の説明】

\*11, 15 キャッシュメモリ

12, 16 ディレクトリ

13 アドレスレジスタ

14,17 比較器


18 OR回路

20 ポインタレジスタ

\* 21.22 AND回路


【図1】

### 本祭明入乐理説明図




【図2】

# 本発明実施網によるキャッシュメモリの制御7ロー図



[図3]


### 本発明実施創による ボインタ 構造の説明団



[図7]


### ディレクトリ内容の歌明団

フラグ




[図4]

# 本な明史施例 にかがく沙貝新処理例 の説明回




【図5】

# 健未の複数のプロセクサをもつ計算機システムの構成図




【図6】

# 後まの 2ウェイセット アソシフティブ・およっキャッシュノモリ の構成回




[図8]

# 従来のグイレクトマッピック"方式のキャッシュメモリ の構成団



[図9]

# 後来のキャッシェメモリドかける 答り増加到の意明国




【手続補正書】 【提出日】平成3年7月31日 【手続補正1】

【補正対象書類名】図面


【補正対象項目名】全図 【補正方法】変更 【補正内容】

(図1) 本発明の原理説明図




【図2】

### 本発明実施例によるキャッシュメモリの制御フロー図




[図3]


# 本発明実施例によるポインタ構造の説明図



[図7] ディレクトリ内容の説明図




「図4 ] 本発明実施例によるポインタ更新処理例の説明図




[図5]

## 従来の複数のプロセッサをもつ計算機システム の構成図




【図6】

従来の2ウエイセットアソシアティブ方式の キャジュ メモリの構成図



【図8】

### 従来のダイレクトマッピング方式の キャッシュメモリの構成図



[図9]

# 従来のキャッシュメモリにおける容量増加方式の説明図

